1. M. J. H. Van Dal ,
N. Collaert ,
G. Doornbos ,
G. Vellianitis ,
G. Curatola ,
B. J. Pawlak ,
R. Duffy ,
C. Jonville ,
B. Degroote ,
E. Altamirano ,
E. Kunnen ,
M. Demand ,
S. Beckx ,
T. Vandeweyer ,
C. Delvaux ,
F. Leys ,
A. Hikavyy ,
R. Rooyackers ,
M. Kaiser ,
R. G. R. Weemaes ,
S. Biesemans ,
M. Jurczak ,
K. Anil ,
L. Witters , and
R. J. P. Lander , in 2007 Digest of Technical Papers - Symposium on VLSI Technology (2007), p. 110.
2. M. J. H. van Dal ,
G. Vellianitis ,
G. Doornbos ,
B. Duriez ,
T. M. Shen ,
C. C. Wu ,
R. Oxland ,
K. Bhuwalka ,
M. Holland ,
T. L. Lee ,
C. Wann ,
C. H. Hsieh ,
B. H. Lee ,
K. M. Yin ,
Z. Q. Wu ,
M. Passlack , and
C. H. Diaz , in Proceedings of the IEEE International Electron Devices Meeting 2012 (2012), p. 521.
3. A. Veloso ,
G. Hellings ,
M. J. Cho ,
E. Simoen ,
K. Devriendt ,
V. Paraschiv ,
E. Vecchio ,
Z. Tao ,
J. J. Versluijs ,
L. Souriau ,
H. Dekkers ,
S. Brus ,
J. Geypen ,
P. Lagrain ,
H. Bender ,
G. Eneman ,
P. Matagne ,
A. D. Keersgieter ,
W. Fang ,
N. Collaert , and
A. Thean , in 2015 Symposium on VLSI Technology Digest of Technical Papers (2015), p. T138.
4. Advances on doping strategies for triple-gate finFETs and lateral gate-all-around nanowire FETs and their impact on device performance
5. High-performance fully depleted silicon nanowire (diameter /spl les/ 5 nm) gate-all-around CMOS devices