1. Kubica M, Kania D, Opara A (2016) Decomposition time effectiveness for various synthesis strategies dedicated to FPGA structures. In: International conference of computational methods in sciences and engineering. American Institute of Physics, Athens, 17 Mar 2016, Seria: AIP Conference Proceedings; vol 1790
2. Kubica M, Opara A, Kania D (2017) Logic synthesis for FPGAs based on cutting of BDD. Microprocess Microsyst 52:173–187
3. Lai Y, Pan KR, Pedram M (1996) OBDD-based function decomposition: algorithms and implementation. IEEE Trans Comput-Aided Des 15(8):977–990
4. Opara A (2006) Wykorzystanie binarnych diagramów decyzyjnych do syntezy wielopoziomowych układow logicznych, Materiały konferencyjne Reprogramowalne Układy Cyfrowe, Pomiary, Automatyka, Kontrola, Szczecin, pp 115–117
5. Opara A, Kania D (2007) Synteza wielowyjściowych układow logicznych prowadząca do wykorzystania wspólnych bloków logicznych, Materiały konferencyjne Reprogramowalne Układy Cyfrowe, Pomiary, Automatyka, Kontrola, Szczecin, pp 39–42