Abstract
Para projetar portas lógicas com eficiência, é crucial dimensionar os transistores adequadamente, buscando otimizar área, atraso de propagação e consumo de potência. Para dimensionar os transistores, existem na literatura técnicas amplamente utilizadas, contudo, acredita-se que um modelo alternativo de dimensionamento possa oferecer melhores resultados para as portas complexas. Neste contexto, o presente trabalho explorou um dimensionamento assimétrico de transistores em portas complexas, resultando em ganhos no atraso de propagação em portas lógicas com grandes cargas de saída.
Publisher
Universidade Federal de Santa Maria
Reference12 articles.
1. Böhlke, M. S. (2021). Adaptação ao logical effort: Mantendo a simplicidade e reduzindo o consumo em portas complexas. Trabalho de Conclusão de Curso. Universidade Federal de Pelotas.
2. Callegaro, V., Marques, F. d. S., Klock, C. E., da Rosa Jr, L. S., Ribas, R. P., and Reis, A. I. (2010). Switchcraft: a framework for transistor network design. In Proceedings of the 23rd symposium on Integrated circuits and system design, pages 49–53.
3. Kessler, H., Böhlke, M., da Rosa, L. S., Porto, M., and Camargo, V. V. (2022a). Calibration of logical effort transistor sizing for on-the-fly low-power supergate design. In 2022 IEEE 13th Latin America Symposium on Circuits and System (LASCAS), pages 1–4. IEEE.
4. Kessler, H., Porto, M., Da Rosa, L., and Camargo, V. V. (2022b). Standard cell and supergates designs: An electrical comparison on 4-input logic functions. In 2022 IEEE International Symposium on Circuits and Systems (ISCAS), pages 1744–1748. IEEE.
5. Kessler, H. C. (2022). Static cmos complex gates: electrical investigation of design strategies. Master’s thesis, Universidade Federal de Pelotas.