1. J. Jang, H. S. Kim, W. Cho, H. Cho, J. Kim, S. I. Shim, Y. Jang, J. H. Jeong, B. K. Son, D. W. Kim, K. Kim, J. J. Shim, J. S. Lim, K. H. Kim, S. Youn Yi, J. Y. Lim, D. Chung, H. C. Moon, S. Hwang, J. W. Lee, Y. H. Son, U. I. Chung, W. S. Lee, in: Proceeding of the Symposium on VLSI Technology, 2009, pp. 192-193.
2. Solid phase epitaxy versus random nucleation and growth in sub-20nm wide fin field-effect transistors
3. POST ANNEALING CONDUCTANCE BEHAVIOR OF IMPLANTED LAYERS IN SILICON
4. T. E. Seidel, A. U. Mac Rae, Rad. Eff. 7 (1970) 1-6.