Implementación en FPGA del algoritmo AES-128 en modos de operación no realimentados-Reference-Cited by-同舟云学术

Implementación en FPGA del algoritmo AES-128 en modos de operación no realimentados

Published:2016-09-01 Issue:198 Volume:83 Page:37-43
ISSN:2346-2183
Container-title:DYNA
language:
Short-container-title:DYNA

Author:

Guzmán Ian Carlo,Nieto Rubén Darío^ORCID,Bernal Álvaro^ORCID

Abstract

En este artículo, presentamos una implementación hardware segmentada del algoritmo AES-128 en modos de operación no realimentados (ECB, CTR). La arquitectura fue implementada en la FPGA Virtex 5 de Xilinx. Dos modos de operación (ECB,CTR) para encriptación y desencriptación de acuerdo a uso de recursos, rendimiento y seguridad fueron comparados. Una frecuencia de reloj de 272.59Mhz para el proceso de encriptación ECB fue obtenida, la cual es equivalente a un rendimiento de 34.89 Gb/s. Además, una frecuencia de reloj de 199.48Mhz para el proceso de desencriptación, equivalente a un rendimiento de 25.5Gb/s fue obtenido. En el modo CTR, una frecuencia de reloj de 272.59Mhz. equivalente a un rendimiento de 34.89Gb/s fue obtenido.

Publisher

Universidad Nacional de Colombia

Subject

General Engineering

Reference19 articles.

1. National Institute of Standard and Technology, Data Encryption Standard, Federal Information Processing Standards 46, November 1977.

2. National Institute of Standards and Technology (NIST), Federal Information Processing Standards Publication 197. Advanced Encryption Standard (AES), [Online]. 2001. Available at: http://csrc.nist.gov/publications/fips/fips197/fips-197.pdf

3. Bolaños, F. y Bernal, A., Una implementación hardware optimizada para el operador exponenciación modular, DYNA, 75(156), pp. 55- 63, 2008.

4. Naidu, A.P.A. and Joshi, P.K., FPGA implementation of fully pipelined advanced encryption standard. International Conference on Communications and Signal Processing (ICCSP), pp. 0649-0653, 2015. DOI: 10.1109/ICCSP.2015.7322568

5. Dworkin, M., Recommendation for block cipher modes of operation, methods and Techniques, NIST special publication 800-38A.

Cited by 2 articles. 订阅此论文施引文献订阅此论文施引文献，注册后可以免费订阅5篇论文的施引文献，订阅后可以查看论文全部施引文献

1. A SHA-256 Hybrid-Redundancy Hardware Architecture for Detecting and Correcting Errors;Sensors;2022-07-03

2. 10 Clock-Periods Pipelined Implementation of AES-128 Encryption-Decryption Algorithm up to 28 Gbit/s Real Throughput by Xilinx Zynq UltraScale+ MPSoC ZCU102 Platform;Electronics;2020-10-13