1. Narayanan V. Paruchuri V. K. Bojarczuk N. A. Linder B. P. Doris B. Kim Y. H. Zafar S. Stathis J. Brown S. Arnold J. Copel M. Cartier E. Callegari A. Guha S. Shahidi G. Chen T. C. , Tech. Dig. VLSI Symp. 2006, p. 224 (2006).
2. Mistry K. Allen C. Auth C. Beattie B. Bergstrom D. Bost M. Buehler M. Cappelani A. Chau R. Choi C. H. Ding G. Fischer K. Ghani T. Grover R. Han W. Hanken D. Hattendorf M. He J. Hicks J. Huessner D. Ingerley D. Jain P. James R. Jong L. Joshi S. Kenyon C. Kuhn K. Lee K. Liy H. McIntyre B. Moon P. Neiynck J. Parker C. Parsons D. Pipes L. Prince M. Ranade P. Reynolds T. Sandford J. Schifren L. Sebastian J. Seiple J. Simon D. Sivakumar S. Smith P. Thomas C. Troeger T. Vanderyoon P. Williams S. Zawadzi K. , Tech Dig. - Int. Electron Devices Meeting 2007, p. 247 (2007).
3. The International Technology Roadmap for Semiconductors 2011 Edition, Front End Processes, 20011, available from http://www.itrs.net/Links/2011ITRS/Home2011.htm.
4. Maximizing performance for higher K gate dielectrics
5. New Materials in Memory Development Sub 50 nm: Trends in Flash and DRAM