Abstract
Mạng trên chip (network on chip - NoC) được xem là giải pháp hiệu quả trong hệ thống đa lõi thay thế cho các kiến trúc bus truyền thống. Trong bài báo này, hoạt động của một hệ thống trên chip ứng dụng khái niệm mạng trên chip được minh họa một cách hoàn chỉnh. Kiến trúc bộ định tuyến sử dụng cơ chế chuyển mạch gói, các giao diện giao tiếp mạng cũng như các thành phần lõi được thiết kế và thực thi sử dụng nền tảng phần cứng FPGA. Thêm vào đó, một giao diện đồ họa giao tiếp với người dùng được cung cấp nhằm để giám sát tình trạng hoạt động của mạng từ bên ngoài. Các kết quả về mặt thời gian, và công suất tiêu thụ của thiết kế được tổng hợp và phân tích với công cụ Design Compiler và công nghệ CMOS 90nm.
Publisher
Ho Chi Minh City University of Technology and Education
Reference15 articles.
1. Maurizio Palesi; etc., “Network-on-chip architectures and design methodologies,” Microprocessors and Microsystems, vol. 35, iss. 2, 2011.
2. Manoj Singh Gaur, etc. “Network-on-chip: Current issues and challenges,” 19th International Symposium on VLSI Design and Test, India, 2015.
3. Ahmed Ben Achballah, etc. “A Survey of Network-On-Chip Tools,” International Journal of Advanced Computer Science and Applications, vol. 4, no. 9, 2013.
4. E. Salminen, etc. “Overview of bus-based system-on-chip interconnections,” IEEE International Symposium on Circuits and Systems. Proceedings, USA, 2002.
5. Manel Langar; etc. “Design and implementation of an enhanced on chip mesh router,” IEEE 12th International Multi-Conference on Systems, Signals & Devices, Tunisia, 2015.