ГЕНЕРАТОР ЧАСТОТЫ С СИСТЕМОЙ ФАПЧ РАСШИРЕННОГО ДИАПАЗОНАС АВТОМАТИЧЕСКОЙ КОРРЕКЦИЕЙ ВОЛЬТ-ЧАСТОТНОЙ ХАРАКТЕРИСТИКИ ДЛЯ ПРИМЕНЕНИЯ В ВЫСОКОСКОРОСТНЫХ УСТРОЙСТВАХ СЕРИАЛИЗАЦИИ-ДЕСЕРИАЛИЗАЦИИ-Reference-Cited by-同舟云学术

ГЕНЕРАТОР ЧАСТОТЫ С СИСТЕМОЙ ФАПЧ РАСШИРЕННОГО ДИАПАЗОНАС АВТОМАТИЧЕСКОЙ КОРРЕКЦИЕЙ ВОЛЬТ-ЧАСТОТНОЙ ХАРАКТЕРИСТИКИ ДЛЯ ПРИМЕНЕНИЯ В ВЫСОКОСКОРОСТНЫХ УСТРОЙСТВАХ СЕРИАЛИЗАЦИИ-ДЕСЕРИАЛИЗАЦИИ

Published:2023 Issue:3 Volume: Page:19-28
ISSN:2410-9932
Container-title:Электронная техника. Серия 3. Микроэлектроника
language:ru
Short-container-title:Электронная техника. Серия 3. Микроэлектроника

Author:

Паташев П.А.¹,Белоусов Е.О.¹,Моленкамп К.М.¹,Эннс А.В.¹,Кочетков Д.В.¹

Affiliation:

1. АО «НИИМЭ»

Abstract

Представлена разработка и анализ генератора с системой ФАПЧ для применения в высокоскоростных устройствах сериализации-десериализации. Предложенный генератор обладает расширенным диапазоном поддерживаемых частот от 0,5 до 2,5 ГГц и низким значением суммарного джиттера в 19 пс. Воспроизводимость передаточной характеристики генератора частоты, низкое значение джиттера и расширенный диапазон частот достигаются при помощи предложенной схемы автоматической коррекции

Publisher

Akademizdatcenter Nauka

Reference9 articles.

1. Петросян О.А., Авдалян Н.Б. Сравнительный анализ и моделирование характеристик КМОП статических оперативных запоминающих устройств с различной информационной емкостью // Вестник Государственного инженерного университета Армении. Серия: Информационные технологии, электроника, радиотехника. 2013. № 1. С. 66-75. EDN: XREHED

2. Свидетельство о государственной регистрации топологии микросхемы № 2021630043 Российская Федерация. 5562ВВ025 сериалайзер-десериалайзер: № 2021630024: заявл. 25.03.2021: опубл. 31.03.2021 /С.А. Климов, К.А. Минеев, И.Ю. Плохих, М.А. Кирилихина; заявитель Российская Федерация, от имени которой выступает Министерство промышленности и торговли Российской Федерации, АО U+0026quot;Научно-исследовательский институт молекулярной электроникиU+0026quot;.

3. Reference manual. DS99R103/104 3-40MHz DC-Balanced 24-Bit LVDS Serializer and Deserializer. National Semiconductor. 2007.

4. N. Holland.Interfacing Between LVPECL, VML, CML, and LVDS Levels // Texas Instruments -SLLA120 - December 2002-23 pp.

5. S.N. Ahmadyan, C. Gu, S. Natarajan, E. Chiprout and S. Vasudevan. Fast eye diagram analysis for high-speed CMOS circuits // 2015 Design, Automation U+0026 Test in Europe Conference U+0026 Exhibition (DATE), Grenoble, France, 2015, pp. 1377-1382.