1. C. Bauer, P. Zipf, H. Wojtkowiak. Fault Tolerance with Genetic Algorithms in Hardware Software Codesign. In Elektronik Praxis: HighSys’ 99
2. C. Bauer, P. Zipf, H. Wojtkowiak. Integration von Fehlertoleranz im Codesign. In Proc. Third ITG/GI/GMM-Workshop, 2000
3. A. Glasmacher. Entwurf und Implementierung der Zellmatrix eines FPGAs als Verilogmodell. Studienarbeit, Universität Siegen, 2000
4. E. Maehle and F.-J. Markus. Fault-tolerant dynamic task scheduling based on dataflow graphs. In Proc. 2nd Annual Workshop on Fault-Tolerant Parallel and Distributed Systems, 1998
5. D. Sahe, R. S. Miha and A. Basu. Hardware software partitioning using genetic algorithm. In VLSI Design, 1997