Das Verhalten nanostrukturierter Schaltungen unter der Berücksichtigung von Quanteneffekten-Reference-Cited by-同舟云学术

Das Verhalten nanostrukturierter Schaltungen unter der Berücksichtigung von Quanteneffekten

Published:2006-09-04 Issue: Volume:4 Page:149-154
ISSN:1684-9973
Container-title:Advances in Radio Science
language:en
Short-container-title:Adv. Radio Sci.

Author:

Bremer J.-K.,Felgenhauer F.,Begoin M.,Mathis W.

Abstract

Abstract. Aufgrund der Bedeutung der MOS-Technologie für Halbleiterindustrie und deren fortschreitende Miniaturisierung ist es wichtig sicherzustellen, dass die klassischen Schaltungskonzepte für stark skalierte Bauelemente nicht ihre Gültigkeit verlieren. Ziel unserer Arbeitsgruppe ist es ein Simulatorpaket zu entwickeln, welches von einer physikalischen Sicht heraus quantenmechanische Einflüsse in integrierten Schaltungen ermittelt und Konsequenzen für zukünftiges Schaltungsdesign prognostiziert. Zur Berechnung und Modellierung der Quanteneffekte wird ein auf dem "non equilibrium Green's functions" (NEGF) Formalismus basierender numerischer 1-dimensionaler Simulator entwickelt. Auf der Basis von numerischen Transportsimulationen werden Ersatzschaltbilder für die SPICE Simulationsumgebung erstellt, um den Einfluss der Quanteneffekte in die Schaltungssimulation einzubinden. In this paper we discuss the expected impact of quantum effects in nanostructured CMOS circuits. In order to describe transport in mesoscopic electronic systems our group develops a 1-d numerical simulation packet based on the "non equilibrium Green's functions" (NEGF) formalism. By means of the obtained simulation results we develop extended SPICE circuit models. With these SPICE models the influence of quantum effects to the functionality of classical circuit concepts can be studied. Using these results it is our intention to develop circuits with a higher robustness against these quantum effects. For the illustration of our simulation concept we discuss some results of some circuit examples.

Publisher

Copernicus GmbH

Link

https://ars.copernicus.org/articles/4/149/2006/ars-4-149-2006.pdf

Reference16 articles.

1. Ancona,~M G. and Tiersten,~H F.: Macroscopic physics of the silicon inversion layer, Phys. Rev., 35, 7959–7965, 1987.

2. Bai, P.: A 65 nm Logic Technology Featuring 35 nm Gate Lengths, Enhanced Channel Strain, 8 Cu Interconnect Layers, Low-k ILD and 0.57 μm2 SRAM Cell, Intel Corporation, USA, in Techn. IEEE Int. Electron Devices Meeting, 2004.

3. Caroli,~C., Combescot,~R., Nozieres,~P., and Saint-James,~D.: A direct calculation of the tunnelling current II, free electron description, J. of Physics: Condensed Matter, 2598–2610, 1971.

4. Chau,~R., Doyle,~B., Doczy,~M., Datta,~S., Hareland,~S., Jin,~B., Kavalieros,~J., and Metz,~M.: A Silicon Nano-Transistors and Breaking the 10 nm Physical Gate Length Barrier, Components Research, Intel Corporation, USA, 2006.

5. Choi,~C.-H., Nam,~K.-Y., Yu,~Z., and Dutton,~R W.: Impact of gate direct tunneling current on circuit performance: A simulation study, IEEE Transactions on Elect. Devices, 48, 2823–2829, 2001.