Abstract
En la planificación de sistemas de tiempo real crítico es clave encontrar un plan temporal en el que las tareas pueden ejecutarse antes de que venza el plazo establecido. Para lograr este objetivo se pueden utilizar diferentes tipos de algoritmos de planificación. Además de encontrar un plan factible, muchas veces es beneficioso, de todos los planes factibles existentes, encontrar aquel que minimiza algún parámetro temporal del sistema. Existen muchos algoritmos de planificación que son capaces de encontrar una planificación correcta del conjunto de tareas. Pero no es tan común encontrar algoritmos que optimicen otros parámetros para mejorar el funcionamiento del sistemas en términos de estabilidad, consumo de potencia, etc. Los heurísticos existentes puede mejorar el comportamiento pero sin asegurar un resultado óptimo. En este trabajo exploramos las técnicas de planificación no convencionales basadas en programación lineal entera para resolver la planificación en sistemas mono procesador con el objetivo de minimizar el peor tiempo de respuesta y el cambio de contexto de las tareas del sistema y la asignación de tareas a procesadores en sistemas multiprocesador con el objetivo de minimizar la interferencia producida por el acceso a recursos hardware comunes.
Funder
Ministerio de Ciencia e Innovación
Agencia Estatal de Investigación
Publisher
Universitat Politecnica de Valencia
Subject
General Computer Science,Control and Systems Engineering
Reference26 articles.
1. Baker, T. P., Shaw, A., Dec 1988. The cyclic executive model and ada. En:Proceedings. Real-Time Systems Symposium. pp. 120-129.DOI: 10.1109/REAL.1988.51108 https://doi.org/10.1109/REAL.1988.51108
2. Baruah, S., 2004. Feasibility analysis of preemptive real-time systems upon heterogeneous multiprocessor platforms. En: 25th IEEE International Real-Time Systems Symposium. pp. 37-46.
3. Baruah, S., Mar. 2022. An ILP representation of a DAG scheduling problem. Real-Time Systems 58 (1), 85-102. https://doi.org/10.1007/s11241-021-09370-7
4. Crespo, A., Ripoll, I., Albertos, P., 1999. Reducing delays in rt control: The control action interval. IFAC Proceedings Volumes 32 (2), 8527 - 8532, 14th IFAC World Congress 1999, Beijing, Chia, 5-9 July. https://doi.org/10.1016/S1474-6670(17)57454-6
5. Dasari, D., Andersson, B., Nelis, V., Petters, S. M., Easwaran, A., Lee, J., 2011. Response time analysis of cots-based multicores considering the contention on the shared memory bus. In: 2011IEEE 10th International Conference on Trust, Security and Privacy in Computing and Communications. pp. 1068-1075. https://doi.org/10.1109/TrustCom.2011.146